專利授權區 | |
---|---|
專利名稱(中) | 減少硬體緩衝器之低密度奇偶檢查碼階層式解碼架構 |
專利名稱(英) | LAYERED DECODING ARCHITECTURE WITH REDUCED NUMBER OF HARDWARE BUFFERS FOR LDPC CODES |
專利家族 |
中華民國:I533620 大陸:3080439 美國:9,048,872 |
專利權人 | 國立清華大學 100% |
發明人 | 周學志,胡鈞凱,翁詠祿 |
技術領域 | 通信傳輸,資訊工程,電子電機 |
聯絡資訊 | |
---|---|
承辦人姓名 | 李曉琪 |
承辦人電話 | 03-5715131 #31061 |
承辦人Email | hsiaochi@mx.nthu.edu.tw |