專利授權區國立清華大學國際產學營運總中心 Operations Center for Industry Collaboration

搜尋專利授權區

關鍵字

» 新增關鍵字

選單

專利授權區

專利授權區
專利名稱(中)	測試存取控制裝置及方法
專利家族	中華民國：I431629
專利權人	國立清華大學 100.00%
發明人	駱致彥,邢育肇,吳誠文
技術領域	電子電機

專利摘要(中)
一種測試存取控制裝置包含：測試存取機制(TAM)匯流排及一延伸其原有功能之IEEE 1149.1測試存取埠(TAP)控制器。TAM匯流排支援：記憶體內建自我測試電路(memory BIST circuit)其係用在記憶體良裸晶粒(Known-Good-Die,KGD)測試、掃描鏈(scan chain)其係用在邏輯電路KGD測試、及直通矽穿孔(TSV)鏈其係用在TSV測試。TSV測試係確認堆疊晶片元件(stacked chip device)之任意二晶片層間之垂直內連線(vertical interconnect)有無缺陷。TAP控制器耦接於TAM匯流排，係用於控制記憶體KGD測試、邏輯電路KGD測試及二晶片層間之TSV測試。本發明亦提供一種具成本效益之第三維方向堆疊式積體電路(3D-IC)測試存取控制裝置之連接或配置方法。本發明之測試存取控制方法包含一考量3D-IC良率之測試方法，及支援單晶片系統(SOC)之異質測試協定並其相關測試存取控制裝置之整合流程。

專利摘要(中)

一種測試存取控制裝置包含：測試存取機制(TAM)匯流排及一延伸其原有功能之IEEE 1149.1測試存取埠(TAP)控制器。TAM匯流排支援：記憶體內建自我測試電路(memory BIST circuit)其係用在記憶體良裸晶粒(Known-Good-Die,KGD)測試、掃描鏈(scan chain)其係用在邏輯電路KGD測試、及直通矽穿孔(TSV)鏈其係用在TSV測試。TSV測試係確認堆疊晶片元件(stacked chip device)之任意二晶片層間之垂直內連線(vertical interconnect)有無缺陷。TAP控制器耦接於TAM匯流排，係用於控制記憶體KGD測試、邏輯電路KGD測試及二晶片層間之TSV測試。本發明亦提供一種具成本效益之第三維方向堆疊式積體電路(3D-IC)測試存取控制裝置之連接或配置方法。本發明之測試存取控制方法包含一考量3D-IC良率之測試方法，及支援單晶片系統(SOC)之異質測試協定並其相關測試存取控制裝置之整合流程。

聯絡資訊
承辦人姓名	李曉琪
承辦人電話	03-5715131 #31061
承辦人Email	hsiaochi@mx.nthu.edu.tw